### 19 日本国特許庁(JP)

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭63-41951

⑤Int,Cl,⁴

識別記号

庁内整理番号

國公開 昭和63年(1988) 2月23日

G 06 F 11/30

3 1 0

7343-5B

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称

マイクロコンピユータ

②特 願 昭61-186545

②出 願 昭61(1986)8月7日

@ 期 者 小 山

燇

群馬県邑楽郡大泉町大字坂田180番地 東京三洋電機株式

会社内

⑪出 願 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

砂代 理 人 弁理士 河野 登夫

#### 明智音

- 1. 発明の名称 マイクロコンピュータ
- 2. 特許提求の範囲
  - その全体を初期状態にリセットするイニシ +ルリセット借号を電源投入時に発生するパ ワーオンクリア国路と、

液パワーオンクリア固路が発生するイニシャルリセット併号によりセットされ、プログラムの実行開始時までにセット状態であることが続取られてリセットされるパワーオンフラグの発生団路とを備えたマイクロコンピュータにおいて、

前記パワーオンフラグがセット状態である 間にのみウォッチドッグ選択信号を出力する 回路と、

接回路からウェッチドッグ選択信号が与えられることにより、プログラムの処理時間が 所定時間以上である場合にオーバフロー信号 を発生するウェッチドッグタイマとして前記 タイマ国路を機能させるウェッチドッグイネ ープル信号を出力する回路と

を備えたことを特徴とするマイクロコンピュータ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はウォッチドッグ機構、即ちプログラム の暴症状態あるいは無限ループからの脱出のため の機能を備えたマイクロコンピュータに関する。 (従来技術)

マイクロコンピュータシステムにおいては、ユーザが自らプログラムを作成しこれを使用することが多い。このようなユーザ自ら作成したプログラムの使用に際しては、バグの存在によるプログラムの暴走、あるいはループの解除条件が適正でないことによる無限ループ等が生じ易い。そこで、所定時間内にプログラム全体、あるいはプログラムを通宜に分割したブロックそれぞれの処理が終了しない場合にはプログラムの暴走または無限ループの発生と見做してシステム全体をイニシャルリセットさせる信号を出力するような、または所

定のステップへジャンプさせるマスク不可能な別 込み借号を発生するようなウォッチドッグ機能を 備えたマイクロコンピュータが普及している。

#### (発明が解決しようとする問題点)

ところで、従来のウォッチドッグ機能を有するマイクロコンピュータでは、この機能専用のタイマ 間路、即ちウォッチドッグタイマを備えている。このウォッチドッグタイマは、プログラム全体あるいはプログラムを適宜に分割したプログラムを適宜に分割したプログラムを適宜に分割したプログラムによりであるが、このウォッチドッグタイマがリセットされるのであるいままに所定時間を計時した場合には、イニシャルリセット間を財子スク不可能な別込み信号が発生され、これの脱出を行っていた。このためウォッチドッグタイマは無駄になるという不経済な面がある。

このような無駄を回避する方策としては、たと えばウォッチドッグタイマとしての機能を含む複

本発明は以上のような事情に描みてなされたものであり、ウォッチドッグタイマとして使用されるタイマ回路が、プログラムの暴走時にウォッチドッグタイマとして機能しなくなることを回避し、またウォッチドッグ 機能を使用しない 場合にはタイマ回路を他の用途に自由に使用可能なマイクロコンピュータの提供を目的とする。

## (問題点を解決するための手段)

数の用途にプログラムによりソフトウェア的に切換え得るようなタイマ国路の構成が考えられる。 しかしこのようなプログラムによりタイマ国路は切換えるではなりなってから他の用途に切換えるではないのないである。ではないのはないではないのはでいる場合に、ウォッチドックとして使用しているタイマ回路が他の走しては増加されるような状態にプログラムが暴走でしまうと、せっかくのウォッチドッグ機能が全く無意味になってしまう。

他の方法として、たとえばタイマ回路を一旦ウォッチドッグタイマとして使用するように設定した場合には、他の用途へのプログラムによる切換えが行えないような構成とすることが考えられる。しかし、このようなタイマ回路の動作に特別の規定を设ける構成は、タイマ回路の使い勝手を懸くし、またプログラミング及びデバッグ時に確々の問題を生じ男くなる。

を発生するウォッチドッグタイマとして前紀タイマ回路を機能させるウォッチドッグイネーブル信号を出力する回路とを備えたことを特徴とする。

本発明のマイクロコンピュータでは、 電源投入 直後においてのみウォッチドッグ機能を使用する か否かの選択が可能になり、ウォッチドッグ機能 が使用されない場合にはタイマ回路を他の用途に 何等の制約無しに使用可能である。

#### (実施例)

以下、本発明をその実施例を示す図面に基づい て辞述する。

第1図は本発明に係るマイクロコンピュータの 関部の構成を示すプロック図である。

図中 l は電源線であり、電源電圧 V ccが印加されている。

2 は一場を電源線 1 に接続された手動操作自動 復帰式のイニシャルリセットスイッチであり、そ の値端はORゲート 3 の第 1 の入力場子に接続され ている。従って、イニシャルリセットスイッチ 2 がオン線作されると確認能圧 V ccのバルス信号が ORゲート 3 を介してイニシャルリセット信号 IRS として出力される。

図中4はパワーオンクリア回路であり、本発明 装置のメインスイッチが投入された場合にハイレ ペルのパワーオンクリア信号POC をORゲート 3の 第2の入力蝸子に出力する。なお、このORゲート 3に与えられたパワーオンクリア信号POC はイニ シャルリセット信号IRS としてORゲート 3 から出 力される。またこのパワーオンクリア信号POC は R-Sフリップフロップであるパワーオンフラグ発 生回路 5 のセット蝎子S及びR-Sフリップフロップフのリセット蝎子Rに与えられている。

パワーオンフラグ発生回路 5 は上述の知くR-Sフリップフロップであり、そのセット端子 Sにパワーオンクリア回路 4 の出力であるパワーオンクリア信号POC が、リセット端子 Rに POFリセット 信号が与えられ、出力端子 Qは ANDゲート 6 の第1の入力端子及びパワーオンフラグ信号出力ゲート10に接続されている。

従って、 ANDゲート 6 はハイレベルのパワーオンフラグ信号SPOFが与えられている間にのみ、検言すればパワーオンフラグPOF がセット("1") されている間にのみハイレベルのウォッチドッグ機能選択信号MOSBをフリップフロップ 7 のセット端子 S に出力する。

フリップフロップ 1 は、既述の知く、そのセット増子 S には ANDゲート 6 を介してウォッチドック機能選択信号 HOSEが、リセット増子 R にはパワーオンクリア 回路 4 の出力であるパワーオンクリア 信号 POC がそれぞれ与えられ、出力増子 Q は ANDゲート B の一方の入力増子に接続されている。

従って、パワーオンフラグ発生回路 5 から出力されているパワーオンフラグ信号 SPOF がハイレベルである間にのみハイレベルのウォッチドッグ機 歯選択信号 HDSEが入力されると、AHD ゲート 6 か らフリップフロップ 1 のセット嫡子 S にハイレベルの信号(ウォッチドッグ機関選択信号 HDSE)が なんられてフリップフロップ 7 がセットされる。 これにより、フリップフロップ 7 の出力嫡子 Q か 従って、パワーオンクリア国路 4 からパワーオンクリア II B POC が出力されると、パワーオンフラグ Q 生国路 5 はセットされて(投骨すれば、パワーオンフラグ POF がセットされて) その出力であるパワーオンフラグ 信号 SPOF はいて ログラムの 変行 開始 シャルベルに 転じる。またプログラムの 変行 開始 ンペーニシャルルーチンに おいて 一旦 パワーオ れの ラグ POF がセット (\*1\*) であることが R 取り POF が 発生 回路 5 のリーオンフラグ 発生 回路 5 のリーオンフラグ 発生 回路 5 はリセット されて その出力であるパワーオンフラグ 借号 SPOF はローレベルに 転じる。

ANDゲート 6 は、その一方の入力過子には上述の知くパワーオンフラグ発生図路 5 の出力であるパワーオンフラグ信号 SPOFが、他方の入力増子にはウォッチドッグ機能選択信号 WOSEがそれぞれ与えられており、出力増子はフリップフロップ 7 のセット増子 8 に接続されている。

らはハイレベルのウォッチドッグイネーブル倡导 WBNEが出力される。

このフリップフロップ 7 の出力、即ちウォッチドッグイネーブル信号WBNBは前述の如く ANDゲート 8 の一方の入力偏子に与えられているが、フリップフロップ 7 がリセットされるのはモリセット 娘子 R にハイレベルの信号が与えられた場合、具体的にはパワーオンクリア回路 4 からパワーオンクリア信号POC が出力された場合のみであるため、電源が継続して投入されている間はフリップフロップ 7 のセット状態は継続される。

図中9はタイマ回路であり、図示しない設定回路により計時値を設定することが可能であり、またこの設定された計時値の計時が完了した場合にハイレベルのタイマオーパフロー信号TOFを前述の ANDゲート 8 の他方の人力端子に出力する。 そして、 ANDゲート 8 の出力は前述のORゲート 3 の第 3 の人力端子に投続されている。

従って、タイマ回路 B から出力されるタイマオーバフロー信号TOF は、フリップフロップ 7 から

ハイレベルのウォッチドッグイネーブル信号HENB が出力されている場合、即ちパワーオンフラグPO F がセット('1') されていてパワーオンフラグ発生回路 5 の出力であるパワーオンフラグ信号POP がハイレベルである間に、ハイレベルのウォッチドッグ機能選択信号HDSEが発生されて ANDゲート 6 に与えられた場合にのみ ANDゲート 8 を介してORゲート 3 へ出力されてイニシャルリセット信号IRS となる。換言すれば、フリップフロップ 7 がセット状態の場合にのみタイマ回路 9 はウォッチドッグタイマとして機能する。

なお、ゲート10はパワーオンフラグ信号SPOFを パスロへ出力するためのゲートである。

以上のような構成の本発明のマイクロコンピュータの動作について、第2及び3図のタイミング チャートに従って以下に説明する。

ウォッチドッグ機能が選択された場合には第 2 図のタイミングチャートに従って動作する。

まず、電源が投入されると向パワーオンクリア 国路 4 からハイレベルのパワーオンクリア信号PCC

トされる、即ちパワーオンフラグPOP がリセット (\*O\*) される(d)。しかし、フリップフロップ 7 は セット状態を維持しているので、その出力嫡子 Q からはハイレベルのウォッチドッグイネーブル信 母NENAが継続して出力されている(f)。これにより クイマ回路 9 はウォッチドッグタイマとして機能 する。

はつからない。タイマ国路9はプログラムの実行が開始されると所定の時間が設定されて計時を開始する。そして、タイマ国路9はそのプログラムを体が、あるいはそのプログラムを選定な分割した。とりないというというないは、では、アログラムの実行中にプログラムの暴生しかいない。は無限ループが発生したようなにはタイマ国路9はは、このリセットが行われないまにはタイマ国路9はは、イマオーバフロー信号TOPをANDゲート8の如くのオッチドッグイネーブル信号WENAが与えられている

が出力され(a)、これがORゲート3を介してイニシャルリセット信号IRS として出力され(c)、またパワーオンフラグ発生回路5をセット端子Sに与えられてパワーオンフラグ発生回路5をセットで記録しる(d)。 更にフリップフロップ 7 も初期リセットされる。そして、このパワーオンフラグ信号SPOFがハイレベルを維持している間に、ハイレベルのウェッチドッグ機構選択信号WDSBが与えられると(a)、 ANDゲート6 出力がハイレベルに転じてウォッチドッグイネーブル信号WENAが出力され、 ANDゲート8 の一方の入力端子に入力される(f)。

そして、たとえばプログラムの実行が開始され そのイニシャルルーチンにおいて、パワーオンフ ラグ借号SPOFがハイレベルであること、即ちパワ ーオンフラグPOFのセット状態が読取られると、 POFリセット信号RPOFが発生され、パワーオンフ ラグ発生回路5のリセット備子Rに与えられば、 これによりパワーオンフラグ発生回路5がリセッ

ので、 ANDゲート 8 出力はハイレベルに転じてOR ゲート 3 の第 3 の入力協子に与えられる。これに より、ORゲート 3 からはハイレベルのイニシャル リセット(RS 信号が出力される(o)。

なお、イニシャルリセットスイッチ 2 がオン操作された場合(i)にも、ORゲート 3 からイニシャルリセット信号IRS が出力される(c)ことは勿論である。

一方、ウォッチドッグ機能が選択されない場合には第3図のタイミングチャートに従ってな動作い場合には、即ち、ウォッチドッグ機械が選択されな弱い場合には、ハイレベルのウォッチドッグフロッペルをはいいので、プリップスレンで、がセットされることは、びってハイレカののないで、グリップスを選があるような事態が発生されないの信仰があるような事態が発生して、ANDゲート8にクイマオーバフロード8出りにして与えられたとしても、ANDゲート8からイローレベルを維持するので、OBゲート3からユーレベルを維持するので、OBゲート3からエー

シャルリセット信号IRS が出力されることはない(c)。

なお、上記実施例では、ウォッチドッグタイマとしてのクイマ回路9がオーバフロー個号を出力した場合に、イニシャルリセット個号IRS が発生されるように構成してあるが、代わりにマスク不可能な(アンマスカブル)初込み倡号を出力してプログラムの実行を所定のステップにジャンプさせる構成としてもよいことは勿論である。

#### (効果)


以上のように本発明では、電源の投入時にのみ タイマ回路にウォッチドッグタイマとしての機能 を付与するか否かを選択し得るので、ウォッチド ッグ機能が選択された場合には、たとえプログドラ ムが暴走した場合にもタイマ回路はウォッチドラ ッチドッグ機能が選択されなかった場合にはを ッチドッグ機能が選択されなかった場合にはを マッチドッグタイマとしての機能を で、またウォイマとしての機能を で、または で、または で、また で、また で、また で、また で、また で、ないはデバッ が得る必要なしにプログラミングあるいはデバッ グ等が行えるので、非常に使い勝手のよいウォッ チドッグ機能を有するマイクロコンピュータが実 現される。

#### 4. 図面の簡単な説明


第1図は本発明のマイクロコンピュータの要部の構成を示すプロック図、第2、3図はその動作説明のためのタイミングチャートである。

2 …イニシャルリセットスイッチ 4 …パワーオンクリア回路 5 …パワーオンフラグ発生回路 6 … ANDゲート 7 …フリップフロップ 9 …タイマ回路


特 許 出願人 三洋電機株式会社 外 3名 代理人 弁理士 河 野 登 失



第 1 図







34 3 80

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☑ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.